




ОПЭВМ Упрощенный МП

в 3У
БирР2



Есть m разрядов МП, n разрядов операнда, $m < n$
 Сначала в АЛУ подаются их младшие разряды. Пусть сложение.
 Если не будет переноса, то просто складываются по частям и записывается в 3У. Если образовывается перенос, то признак переноса записывается в триггер C_n и C_{n2} — сигналы сдвига
 $C_{пер}$ и $C_{пер2}$ — цепи переноса (для наращивания)
 S — сюда поступает КОП

Функционирование МП



P_2 и ОЗУ — P_2 ОЗУ информационный
 команда: $\boxed{\text{КОП}} \boxed{A}$, второй операнд хранится в АКК
 1 $\frac{n}{2}$ n
 Адрес операнда в ОЗУ

$n \geq m$, (разряды сетки проца уже сетки команды)
 Работа МП при разных разд. сетках:

1. Запись в ПС адрес кода операций (первой части команды)
 $ПС = K[n/2]$

2. $P_2 A \text{ ОЗУ} = ПС$

3. Считыв-е КОП
 $P_2 \text{ и ОЗУ} = \text{ОЗУ}[P_2 A \text{ ОЗУ}]$

4. $УУ = P_2 \text{ и ОЗУ}$

5. $P_2 \text{ Вр Хр} = АКК$ (освобождение и сохр АКК)

6. $АКК := ПС$

7). $Акк := ПС + 1$

8). $ПС := Акк$

9). $Акк = R_2 Bp$

10). Считываем адрес второй части команды:

$$R_2 A OZY = ПС$$

11). $R_2 И OZY = OZY [R_2 A OZY]$ - адрес адреса операнда

12). $R_2 Bp Xp := R_2 И OZY$


13). $R_2 A OZY := R_2 Bp Xp$

14). $R_2 И OZY = OZY [R_2 A OZY]$ - получение операнда

15). $R_2 Bp Xp := R_2 И OZY$

В итоге: в Акк первый операнд,
в $R_2 Bp Xp$ второй операнд.

2х-разрядное МП



Б.р. 2 имеют 3 устойчив. состояния
0, 1 и высок. вых. сопротивление

чтоб отключить
схему от общ.
магистралей

сигналы
C_{П1,2} - сброса вправо


C_{ПЕР1,2} - // - переноса

x, y - для подклю-я схем ускоренного переиса

только на выход,
т.к. адрес выбирается
только в МП и идет на вых
Упр-е сигналы с S: часть идет на АЛУ, часть на MUX и


Архитектура ЭВМ - комплекс хар-к для данной машины: производит-ль, надеж-
ть, системы команд, надеж-ть
структура - комплекс устр-в, объединенных вместе для выполн-я

4х-разрядное МП




ОЗУ имеет 2 независ. адреса. Т.е. м. считывать одноврем-но 2 операнда.
Эти данные поступ. в селектор.
От 4х до 8ми команд записываются в стек, что м. сыграть роль подпрограмм.

8ми разрядный МП



Сх. упр-я выбирает из банка Φ_1, Φ_2 - двоичн. система синхронизации (упр-я)

16 разрядный МП



Базовый регистр:
регистр смещения

= 20 разр. агрессии

Комб. команд:


Извне загружаемая команда, причём д.б. система предиказания, чтобы знать, что загружать.

Если при выполнении обнаруж-ся, что команда пошла зря, то конвейер обнуляется и загруж-ся заново


Операционный блок

В схеме есть микропроц-е упр-ие и АЛУ, работающее под действием упр-х сигналов.

Получ-е 4х разр. кроша из 2х 2разрядн.



Ортогональный МП




Любой МП выполняет прог.


При поступлении сигнала прерывания нужно его обработать, записав в состав предыдущ. прог.

Сеть Блок Регистров (рабочие р-ры)
При приходе прерыв-я всё содержимое БР записывается в
одном из 4х блоков.
Для запоминания обычно применяется стек.


Блок микропрограммного управления
Оск. задача: формиру-е следующ. адреса
Идет поиск И по 2-м координатам.




Селектор адресов (МК)



Генератор тактовых импульсов - синхронизация с внеш. устр-ми (внутри проца)



Таймер, или программируемые часы



КН1
КН2
КН3

- канал (счетчик)

1 режим: вычит-е (на 3 польз-ля)

2 режим: одно выбр-р



3 режим: делит-ль частоты

Вся необх. и записывается в P_2 Упр.


ступенчатая опр. длит-ти


Интерфейсные устройства
- мк-ва МС обеспечивающие эл., прогн. и конструктивн. меж. общ. микросхемой и ПУ

Контроллер
- устр. во лог. упр-в, с помощью кот. осущ-ся эта связь



Методы подклю-з контроллеров к общ. шине.






БК - работает

актив. сигнал (мусиме "С", так) эквивалентное

Шинный график-1
- для усиления сигнала и двусторонней передачи данных




Если BP, то $B := A$, иначе $C := B$.

выбор режима: $A \rightarrow B$ или $B \rightarrow C$

Последовательн. или II-я передача II.
Применяется и II, и 5 - с целью надежности

ППИ



Назначение: передача данных между МП и ПУ.


Режимы задаются р-ром упр-я

Все каналы упр-я независимы друг от др.

Передача между р-ми м.б. как синхронная, так и асинхронная

КН3 - особый. Каждый разряд м.б. загрузиться отдельно: и использовать как служебн. сигналы при асинхр. передаче

Многогребешник. Бур. р-р.




Для передачи данных ДТ от МП на ПУ(ДВ)
схема производит усиление сигнала.

$$ЗП = \overline{BK1} \cdot \overline{BK2} \cdot \overline{BP} \vee \overline{BP} \cdot C; \quad BP - \text{выбор решения}$$
$$Y_T = \overline{BK1} \cdot BK2 \vee BP$$

При сильном записи схемы идут в третье состояние,

Орг-я магистралей Адресн. магистраль (однонаправленная)


Мож-ти сигналов Адр. М. не хватает
для устр-я исп-ся информации. Буфф. р-р (МБР)




$$\Rightarrow \begin{aligned} \text{ЧГ} &= \overline{\text{ЗР}} \cdot \text{С} \approx \text{ВР} \\ \text{ЗГ} &= \text{ВС} \\ \text{ЧГ} - \text{ЧГ} - \text{е данные из МП.} \end{aligned}$$

Когда пришло Пзхв, ПУ захватывает магистраль, а прощ отключается.

Магистраль данных




$B_1 \dots B_n$ - разряды операндов
С - двупонар.
 $A_n B_n$ - только в одну сторону



2 ПУ. Имеется рег-р упр-я АИИ, занесится упр. слово. Каждое его разряд инширирует 1 операцию. Е.к. сигнал @ записи идет еще на один компьютер, то он инширирует еще и ЧГ-е.
ВК - для ук-я "куда" или "откуда"

Методы передачи данных

1. Прогр. управляем ПУ




Передача на одно из ПУ.
 Сначала подается адр. А1, осуществ. компутац. одного из устр-в
 По этому адресу счит-ся соот-е ПУ. Если и. осущ-ся передача, сначала вво-
 дится упр. слово:

КОП	A2	0
-----	----	---


Все передачи ч/з
 буфер р-ра: вв. и вывода
 индикатор - всегда МП


счётчик
 в нем адрес той
 команды, а которую ++
 кол-во слов, кот.
 остаются, --

2. Обмен по прерыванию




ПУ посылает запрос прер-я. Этот запрос поступ. на [R], куда поступает M с маски и ПУ. Если схема более выск. на обраб-ст Прер-я, то ПУ = 1 и тогда по С сработ. [R] и перев. Тпр в 1. Этот Тпр пресыл. сик. на МП - ПЗ (то есть все р-ры прера готовы начать обр-ку ПУ).
 Так же это идет на 2 [R]. МП подтвержд. запрос и дает СТР = 1.
 Тпр сбрас-ся, Тзпр. возмущед-ся. Волсок. ур-нь идет на комб-анктеры, куда еще идет адр. перв. команды, и потом идет на ВП.
 После обр-ки. оба тр-ра → в. в.






Транзистор практически не участвует в обмене и т. продолжат обмен.
 Инициатор - ПЧ, кот. переключ. триггер и дается сигнал захвата.
 Тр. уст. сигнал подв. под-а захв. и выходы его при-в в се-сте.
 В $P_2 A$ - адрес в памяти. В $P_2 U$ - операция с памятью (записи или чт-е). Адрес A - адрес перв. ячейки ЗУ, с кот. работает ПЧ.
 Он ++, а D - пока $D \neq 0$.




Из этих И т. записать в тр., подав соотв. сигнал А.
 используя А4-А6, т. записать эту И в 4-матрицу.

Схемы синхронизации - когда нужно разбить сигналы на такты, чтобы исключить



Потенциальн. схемы




Тестирование

В связи с усложнен-ем схем и возможн. ошибками работы, после изготовл-я схемы проводят тестир-е. Сложность задачи - не ко всем точкам схемы есть доступ. Приемы:

1. если в МС есть микропрогн, то можно произвести скит-е по МКоманде
2. опр-ть в схеме наиб. критичн. точки. Их объединяют и посылают на р-р (сдвигов). Т.о. идет опрос всех этих точек, послед-но.

Мультиплексир-е шин.


1. Это передача и послед-ный кодом.
2. Использ-е двунаправл-х шин (↓ быстрое схем)
3. Сигнал, говорящий о направлении передачи И.
4. Последовательн. подача адресов.




Узел адреса одна, а упр-е - как по X, так и по Y

Порядок расчёта микроЭВМ.


Задано: ТУ, все парам-ры для построения микромашины




Одна шина МП идёт на неск. шин ЗУ. Вывод схему согласно (условия)



② микромашины



Структуры соврем-х МП



ОЗУ - массив, где хранится и пром до 20+ КЭШ II - промежуток, 3У, быстрее, но меньше, (по неймаковскому: и данные и команды) до 15+ КЭШ К и КЭШ Д (по ур-на) до 5 тактов.


Сколько разветвлений, столько и компьютеров. После расчетов выбирается тот, что удовлетворяет лог. усл-ю.

При распределении по ФУ определяется, есть ли у ФУ ресурсы для выполнения команды.

Минимальные процы.


1 команда - 1 такт (для обр-ки дискр-х сигналов)
 несколько АЛУ для умножения.
 6 блоков для ПДП
 до 40 разр.
 6 портов связи

память
П - совокупность процессов и мех-мов, определяющих свойства организованной материи селективно фиксировать и сохр-ть во времени внешн. и-е воздействия и при необход-ти их воспроизводить.
П. ЭВМ - уст-во, обеспечивающее запись, хранение и выдачу И.



РОН, ОЗУ, КЭШ ЗУ, ВЗУ

Запоминающая среда - среда, способная изменять свое состояние в рез-те внешн. воздействий.



Накопитель - среда, внутри кот. хранится И.

Ячейка - мин. V адресуем. И.

Ячейка делится на эл-ты памяти (запоминающ. эл-ты) - хранит бит И

Кажд. ЗУ имеет УЧ, кот. синхронизирует работу этого ЗУ, формирует адреса.

Виды запоминаемой И.


1. Обрабатываемая И - состоит из операндов или слов, подлежащих обр-ке
2. Программная И - програ, опр-ет посл-ть команд
3. Управ-я И - осущ. упр-е и пересылку И в соотв. с алгоритмом.
4. Организуемая И - распределяет ресурсы для вык-я прогн
5. Архивная И - хранится в ЗУ, исполз. для многих прогн (б-таблица)

Классиф-я ЗУ

1. По запоминаем. среде: а) оптический, б) механический (перфокарты), в) гидравлический (трубок с жидкостью, кол-во жидкости - И), г) магнитная, д) электронная и др.
2. По методу доступа: а) адресный а.1) с послед. доступом а.2) с произвольн. доступом б) безадресный б.1) ассоциативные б.2) магазинные б.3) стек б.4) очередь
3. По принципу организации а) 2-D, б) 2,5-D, в) 3-D
4. По принципу исполз-я а) ОЗУ б) СОЗУ в) КЭШ г) ВЗУ д) ПЗУ

Адресн. - такие ЗУ, в кот. И хранится в опр. месте, обознач. кодами, кот. наз. адресами. ЗУ с произвольн. доступом - ЗУ, у кот. время доступа не зависит от расположе-ния выстр-ве. А зависит - у ЗУ с послед-ным доступом.

Структ. схема ЗУ с произвольн. доступом



Чтение: на ША-адресе $\rightarrow DC \rightarrow \Phi \rightarrow H \rightarrow$
 $\rightarrow UC \rightarrow UF \rightarrow PC \rightarrow SH$

Чт-м. б. с разруш-ем и без. воб сохр-ть, надо из $PC \rightarrow B$ $UF \rightarrow H$

Время чтения = \sum времени


$$t_{чт} = t_{РА} + t_{ДС} + t_{\Phi} + t_H + t_{УЧ} + t_{УФ} + t_{PC} + t_{UF} + t_H$$

(время от подачи адреса до подачи адрес на PC + время регистрац. И)
всего т.е

Запись: $t_{зн} =$ ША - РА - ДС - Φ - H

$$t_{зн} = t_{РА} + t_{ДС} + t_{\Phi} + t_H$$

Время обрац-я: время от подачи адреса до записи в накоп-ль



См. 1.8.


Если $P_2M = A$, то произв. счит-е в И и/з УУ

Безадресн.

1. Магазинное перв. приём, последний обслуживается. Ветка, кот. указ. на верхнюю стелку, нет. Есть просто ж. связь между ячейками
2. Очередь (FIFO)

Ассоциативн. устр-ва

Признак/ассоциативн. авт. адресам. И ищется по признакам @ или кнши.



ЛС - лог. схема

Исв - инд-ры совпадения

Сх. Сл. НО - схема счит-я многоуровн.

Р-М - р-р маски

Р-ПТО - р-р признаков опроса

ЗУАП - ЗУ ассоциат-х признаков

ЗУСИ - одно ЗУ, разд-се на 2 части

ЗУАП содержит коды признаков.

Каждому слову И-ции соотв. свой ассоциативн. признак. По данному и тому же признаку несколько слов. Хотя и называется "Исв", но выводится по несовпадению. Кол-во разрядов Исв = кол-ву слов, кажд. разряд - одно слово. Изначально Исв = 1.

Если коды не совпали, то 1-ца записана на "0" (ассоциативн. признак)

После сравнений:


В индик-ре совпадений останется 1 там, где признаки совпали.

Потом идет счит-е тех слов, где инд-ры совпадений = 1. Все найдены отличия @).

Лог. схема вырабатывает кол-во слов, в кот. произошло совпадение, 2-вспомогательные сигналы, дающие дрп. И.


Строение ЗУ

Эт-т памяти И. находится в двух состояниях, к нему идет цпн счит-я:




Организация 2-D:

цели счит-я



Один адрес поступает на все э-ты одной линейки.
счит-е всей линейки (одно слово)
Недостаток:
большое кол-во слов, большое кол-во разрядов \Rightarrow слишком много строк \Rightarrow конструкция: (узкая и длинная)


Организация памяти 2D-M



Несколько групп работающих пар-но.
Счит-ся сразу несколько n -разрядных слов, они идут на выход мультиплексора.
По адресу A оно выбирается


\Rightarrow конструкция квадратная

Организация 3D



на кажд. плате один разряд всех слов
• U_{Ax} идет $n/3$ все строки всех плат
 \Rightarrow обращение идет к одному э-ту на каждой плате

• сигнал считывания пронизывает все э-ты одной платы и считывается то, что находится на пересечении U_{Ax} и U_{Ay} .




Всё 3У разбито на группы
Гориз. уровень счит-я произв. все
группы, а каскад. уровень
вертикали - по ~~словам~~
столбцу из каждой группы
Одна и та же ячейка м. служить
как для записи, так и для
чтения.

Сравн-е 2,5d и 3d

	2D	1P	2P
1			
2			
3			
4			
5			
6			
7			
8			

Смотри на нагрузки. способ-ть
макс. ~~нагрузка~~ ^{нагрузка по вертикали} - по вертикали, 8 стр-ся кол-вом ячеек


Для 2.3d



- тоже 8

$\sqrt{N} \cdot n$

Для 2,5d



	X	Y	коэф. ^{нагрузка}
2D	n	N	8
3D	\sqrt{n}	\sqrt{N}	16
2,5D	\sqrt{n}	\sqrt{N}	32

$n=2$

$n \cdot \sqrt{N} = 8 \Rightarrow N =$

При одной и той же нагрузке у нас, на 2,5D получаем наибольшую N-ную ячейку
Плотность извлекаема в: 0,33, ^{кэф.} 0,33, ^{в 3У} 0,33
^{посредник}

ПЗУ

ПЗУ - 3, в кот. запись производится дольше, чем счит-е.

Полупроводников. 3У

С послед-ной
выборкой

С произвольной
выборкой

Статический

Динамический

Униполярные
БикМОП, PMOS, NMOS, КМОП

Биполярные
ТТЛ, ЭСЛ, И²Л

С произв. выборкой время считывания не зависит от взаимного расположения.

Статические - их ЭП хранят И сколь угодно долго при наличии питания (как правило это триггер)


Динамические - на основе хранения заряда на ёмкости.

Униполярные - МОП-схемы

Биполярные - на принципе распределения токов.

Динамические элементы памяти строятся на униполяр-ках, т.к. они могут хранить напряж-е долго, т.к. в биполяр-ках управляет ток, кот. перезаряжает ёмкость быстро.

БиКМОП схемы - хранение в КМОП, а запись и считывание с помощью биполяр-х схем.




Вырезка на 1 страницу назад:

T₁, T₃ - открыты, но прав. плечу тока почти нет.

Потребл-е оч. маленькое

ЭЛ-Т памяти

Триггер:



Если подать сигнал => T₁ открыт, T₂ закрыт

На входе T₁ низк. ур-нь

На входе T₂ высок. ур-нь

Высокий ур-нь - не обязательно 1.

Такой триггер - ЭЛ-Т памяти ЗУ с произвольн. выборкой.



U_x, U_y - низк. ур-нь

если T₁ проводит

T₂ не проводит

т. А -> U_п = $\frac{U_p}{2}$ - рабочее


В режиме отсутствия записи происходит закрытие транзистора положительным напряжением.

Хран-е: U_x = U_y = 0, U_п = $\frac{U_p}{2}$

Счит-е: U_x = U_y = U_p

Запись: U_x = U_y = U_p

⊕ сравнительно быстро действующая



Плотность записи до 10 раз.
Мощность меньше в 10 раз.


T₃, T₄ - инжекционные тр-ры

T₅, T₆ - управляющие транзисторы

$3n/Cr = 0$

Информацион. емк-ть ЗУ - в байтах кол-во И, кот. и записать
Плот-ть записи - кол-во э-тов памяти в единице объема.
степень интеграции - кол-во э-тов памяти на кристалле.
Эд. стоим-ть - стоим-ть хран-я 1 бита И.

Эл-т памяти на И-МОП



T₃, T₄ - рабочие тр-ры, T₁ и T₂ - нагрузочные (R)
T₅, T₆ - управляющие


Проводит либо T₃, либо T₄ в режиме хр-я

При записи подается U_{адрес.}, открывая T₅ и T₆

"1" запис-ся при подаче высок. ур-ня по шине 1, "0" - при подаче высок. ур-ня Ш0.

Т₃ открывается, T₄ закрывается! T₆ станет работать в обратн. режиме - для счт-я в шину.

В процессе хр-я емк-ти заряжаются и дают возм-ть удерживать тр-ры в сост-ях хранения. Сущест. некот. время подается и, для регенерации. (Непостоянное И - меньше затраты энергии)



Вставка из ранее на 1,5 строки выше.






схема защиты от статическ. электр-ва


При ↑ тока T_5 , $1/3 T_6$ ток ↓ и на его коллекторе напряжение повысится.



Получаем из статической динамический э-т памяти.
Эдик, э-та и хранится в виде заряда на паразит. ёмк-ти C.
Примем, "1" когда ёмк-ть заряжена.
С течением времени ёмк-ть разряжается. => треб-ся периодическ. восстан-е заряда.

При подаче U_{a3n} откр-ся T_5 и если надо записать "1", то на-мину записи подаётся высок. ур-нь и ёмк-ть заряжается.
Если подать U_{a3n} , то T_6 откроется, и если C заряжена, то откр-ется (C заряжена достаточно) и пойдёт ток R- T_6 - T_1 , что скажет "0" в э-те памяти. При "0" тока не будет.

Если ликвидировать T_3 :




Заряд/разряд ёмк-ти аналогичен прежней схеме

При счит-ии C авт. истог-ком нит-я. и опять же по току судят о 1 и 0 в ячейке.

II. попробовать убрать T_6 . При счит-ии ток пойдёт по U_{a3n} . Для этого нужно построить соотв. схему упр-я, чтоб так это работало и была регенерация.

Реальная схема





U_a - адреск. потенциал.
При записи откр. T_1 , а на-мину подаётся соотв. U .
При высок. ур-не C заряжается и наоборот.
Счит-е: подаётся сигнал записи счит-я EWR.
Если в C "1", то на T_3 полож. ур-нь, T_3 открыта при подаче положительн. раб. напр-я на U_a откр. T_2 и C разряж-ся $1/3 T_2$ - T_3 .


e2

~~62~~

X	2	X	1	X	2	2	3	X	2	X	3
X	2	2	2	2	6	2	X	X	9	2	4
X	2	6	6	2	2	X	X	2	4	4	10
X	4	2	3	13	2	4	4	6	6	6	10
X	6	1	4	6	14	4	4	6	6	6	10

2324


[illegible][illegible]




- Т.е. получаем перемещ-е заряда
- ⊕ - бесконтакт. упр-е
 - ⊖ - рассасыв-е заряда со временем \Rightarrow надо периодически восстанавливать

3 структур. схемы

1. Серпантин. типа




2. Последоват. - 11-я структур. схема




И, послед-то запис. в P2.2, потом 11-но в P2.1, где происх. регенерация и потом в P2.3.

- ⊖ - треб. сложн. схемы шихромазации \Rightarrow большое время отсуд-а выборки
3. Блочн. схема




Все секции и. работать 11-но
Кажд. секция из 11 блоков
1 генератор работает на все
блоки, и 1 усил-ль зажимает
но блоки не и. работать 11-но.



Двоичн. сл-к, начею с Г. В $P_2 A$ код слова, кот. надо сосчитать и этот код сравн. с кодом на счётчике. При совпад. кода $P_2 A$ и OK трогает 11-е счёт-е


Выход всегда при наличии сигнала Ч-2.
При напр. сигнала записи происх. Ч-2 записи слова. М. использ-ть для
этого данные из всех.

1 милейка на слово



В каждой ячейке циркулирует 1 слово. На РС подается адрес, по кот. можно
считать. И по сигналу ст-а происх. ст-е из этой ячейки.
В одной ячейке м. циркулир-ть несколько слов.

Орг-я я-тов памяти МС.
 Орг-я по системам 2D, 2.5D и 3D.
 Орг-я МС.



Без обращения: один пикетисель
 с обращением - меньше внешних контактов \Rightarrow
 др-е внутри МС.
 \uparrow мю-ти $\Rightarrow \downarrow$ степень интеграции.

- послед. передача
- мультиплексор
- двунаправл.
- послед. подача адресов по шинам X и Y;


Как $\sqrt{\text{кол-во контактов}}$

	кол-во X адресов N	кол-во Y слов N
Без обрам-я	N	N
с обрам-я	N	$\log_2 N$
частичн. др-е	N	\sqrt{N}

$$\sqrt{N} \cdot \sqrt{N} \rightarrow \sqrt{N}$$

$K_{\text{деш}}$: представим, что 2 координаты

$\Phi = K_{\text{деш}} (\sqrt{N} - 1)$ Целым оптимальн. вар-т, принимаая отсутств-е сигнала
 как опр. адрес.
 Возьмем частн. производную и приравняем к 0.



$$\Phi = \log_2 N (\sqrt{\log_2 N} - 1) =$$

$$= \log_2 \frac{M}{n} (\log_2 \frac{M}{n} \sqrt{\log_2 \frac{M}{n}} - 1)$$

$$n = \frac{M}{N} \rightarrow N = \frac{M}{n}$$

общ. и-я ешк-ть


Возьмем $\frac{\partial \Phi}{\partial n}$ и $= 0$, откуда $n = \sqrt{2}$

$n \approx 1 \Rightarrow$ оптимальн.

вар-т построения схемы, когда на МС 1 разряд всех слов.

Более того, $\sqrt{\log_2 \frac{M}{n}} \sqrt{\frac{M}{n}} - 1 \approx 1$

Пример биполярн. МС.



Динамические МС.

1. Методы регенерации

- планарная

а). 1/3 опр. время произв-ся чётко

б). после кажд. обращ-а к ЗУ


в). ЗУ делится на 2 части и одна половина работает, на др. регенерация потом наоборот

Все эти методы ↑ время обращ-а

- как-то зарега в МС есть схемы, кот. одновр. с работой ЗУ

выполняют регенерацию

- построена регенерация для работы как ЗУ




При опр. дел-ах ЗУ даёт сигнал на Г7. Врозу триггер в 1 на вх. МУХ подкл-ся сс-к и проходит в ячейку. При кажд. обращении идёт восстановление И

The diagram shows a 3-phase bridge rectifier circuit. The top row contains three thyristors labeled T_1 , T_2 , and T_3 . The bottom row contains three diodes labeled D_1 , D_2 , and D_3 . The load is connected between the top and bottom rows. The input is a 3-phase AC source labeled AC_y . The output is a DC voltage labeled V_d . The diagram is labeled with various components and parameters.

Д.С. у опр. верт. цепи, на кот. идет
сигнал Д. Возбужд-ся wr. и верт. цепи.
Только одна ячейка работает

Рефреш: при кажд. обращении к ячейке ячейка меняет свое значение. Одновременно в кажд. строке идет рефреш и знак меняется. Сигнал Y поступает $2/3$ усилителю и заряжает все емкости всей строки, при этом все изменяют знак. Левый столбик (обведён) состоит из таких же ячеек и кажд. раз при изменении знака в строке меняется знак в левом столбце. Y корректирует выходные данные в зависимости от знака левого столбца. Запись идёт со своим знаком.

И слов \times и разрядов



Одновременно записывается n -разрядное число, все слова

Резюме:

Восстан-е II: подается
EWR. Су заряж-ся.
Подается половинн. и,
T2 ^(17-лет) открывается, су разрядит-
ся, если на с сеть разряд
Подает полн. и ^{Поток} и ^и принимает
заряд су. Получилась
инверсия.
и т.д. и т.д.






Схема селектора:




По адресу A_x идёт обращение ко всем эл-там одной строки. A_y поступает на SEL, кот. выбирает один эл-т из выбран. строки.

Схема с одновременной записью и чтением



По AEW запись и подается DI на все D-тр-ры, но записывается только в тот тр-р, кот. подключен к сигналу $C=1$ (т.е. запись во все тр-ры одного столбца). Выходы всех тр-ров идут на MUX \Rightarrow по сигналу AER считывается соотв. слово на выходе. Т.к. DC и MUX не связаны между собой, то возможна одновременная запись и чт-е. Гл. усл-е - чтобы адреса были разные.

Схема записи/чтения по нескольким адресам одновременно.



AE и BE не д.б. одинаковыми. AE откр. ... и по снм. ARE произв. счт-е на цевь A. Если AWE, то идёт счт-е и с цевь A и запись в ЗУ.

Методы ↑ цифр-ой смк-ти ЗУ.


N - кол-во требуемых слов. n - кол-во разрядов этих слов

Есть мс, имеющие N_M слов разрядностью n_M

1. Пусть $N_M \geq N$, $n_M \geq n$. Проблем нет



2. ~~$n > n_M$~~ , $N < N_M$



$$Q = \frac{n}{n_M}$$

K - коэффициент (выбр-ет, какое кол-во чипов питает 1 какая-либо ячейка)

$$K_A - \text{к.о. по адр. ячейки} = Q \cdot \frac{n}{n_M} \quad (\text{катег. разряд})$$


Тогда ставят ячейки (схему согласов-я), или несколько с.с., каскад. Итогом, часть нагрузок или каскад с.с.

$$K_{CS} = \frac{n}{n_M} \quad \text{сигналы на все мс}$$

$$K_{3n/4} = \frac{n}{n_M}$$

$K_D = 1$ - каждая разряд подается только на одну мс.

3.



$$Q = \frac{N}{N_M}$$

$$K_A = \frac{N}{N_M}$$


$$K_{3n/4} = Q$$

$$K_{CS} = 1$$

$$K_D = \frac{N}{N_M}$$

4. Обобщенная схема

$$N \geq N_M \quad n > n_M$$



$$Q = \frac{N \cdot n}{N_M \cdot n_M}$$

$$K_A = \frac{N \cdot n}{N_M \cdot n_M}$$

$$K_{CS} = \frac{n}{n_M}$$

$$K_{3n/4} = \frac{N \cdot n}{N_M \cdot n_M}$$

$$K_D = \frac{N}{N_M}$$

Расчет ЗУ.

Задана цифр. смк-ть, временн. хар-ки: записи, счит-я и обраб-я, потребл. мощ-ть, $V_{дв}$, габариты, кость, радиаци. стойкость.

1. Выбор элемент. базы
2. Подсчет кол-ва мс. (Q)
3. Исследование предварит. схем
4. Спр-е коэф-тов объединения
5. Расчеты токов проходящих для одной мс.
6. $\times K_i$ (для каждой нагруз-ра)
7. Если $\frac{I_{расч}}{I_{доп}} > 1$ Выбор схем соглас-я.
8. Расчеты принципиальн. схема


Доп. выборост-к: контрол., на литры.

$$n = \frac{I_{расч}}{I_{доп}}$$

9. Расчет всех параметров


- Потребл. мощность как Σ
- Задержки... берется max

10. Сравнение параметров с ТЗ.




Принципы построения модулей ЗУ.

1. Модуль с централизованным выбором адреса МС




2. Централиз. - И -
Фм. CS распол. в центр. пульте упр-я

3. Централиз. выбором модуля ЗУ.
Цепочкой автономная МС со своим УУ.




Энергозависимые ЗУ.



ЗУ питается Е.
 $E > E_0$, диод закрывает.


Если $E \downarrow$, диод открывается и ЗУ питается от батареи.



Е питает ЗУ и всё время батарея под зарядом.

Недостаток обеих схем: диод гасит часть напряж-я.



32 Тример. схема



Вобыч. реле. Т1 открыт, Т2 закрыт
Т1 в насыщ., его сопр-я малы (меньше, чем у диода).
Пусть $E \downarrow$. Т1 закрывается. Т2 откр-ся и как. работать Б.



ЗУ на туннельных диодах

Туннельный диод имеет такую хар-ку:



имеет два чет-х сост-я U_a и U_c .
При др. сост-ях она неустойчива и стрем-ится к одному из устойч-х сост-я


На этих диодах строят ЗУ.



Затем: на U_r (разряда) подается либо 1, либо 0 и устанавливается падение напряжения на U_n , либо U_c .

Чт-е: подается u_i , если есть ток \Rightarrow записан 0 по разрядк. цен

Энергозависимые ЗУ на основе транзисторов с плав. затворами



Если убрать Ре₁ЗУ и СС и
община, то получ-ся общн. ЗУ.

Если ИП подает напряж-е,
то идёт запись из 34 в РПЗУ.
При восстановлении
напряж-е ИП записи в 34 из
РПЗУ.
- И идёт подготовка к нов.
циклу записи в РПЗУ (стира-
ние)

Спец 34: жестк. треб-я по надеж-ти, мощ-ти, размерам.
Применяются бескорпусные ИМС \Rightarrow увеличение плот-ти записи в 4 раза

Параграф Интерпретаций ЗУ


Тип ЗУ	Время выборки, не	Потребл. мощ-ть, мВт
Статич-е ЗСЛ	2-5	0,5-8
Статич. ТТА	3-10	0,3-5
Статич. н МСП	10-100	0,1-0,6
—//— к МСП	80-100	0,03-0,1
Динамич. н МСП	60-80	0,05-0,3
—//— к МСП	100	0,1

С разл. организ-ей схемы

Тип	Время цикла	Мощность	
Без обрам-я	0,15 - 0,1	Высш.: 1,5	Хран.: 0,01
С частич. обрам-я	0,2 - 0,3	1,5	0,01
С обрам-ем	0,5 - 1	2	1

Кристаллы ЗУ.


Ряд материалов имеют 2 сост-я: провод-ть и непровод-ть.
 При опр. низк. темпер-ре сопр-е становится ≈ 0 .
 При этом упр-е провод-ть осущ-ся магн. потоком H



Ток идет а-в-с-d

Ток нач. циркул-ть в контуре, что ш. означать "1" или "0".
 Токо, что нужно охладить.

Эффект Холл-Эдвардсона:





Схемы либо проводимы, либо нет.

$$Q = \frac{L}{R}$$

маг. инд-ть, Φ не

Бисменные ЗУ

Ортоферрит




опр. уч-ки м.
 намагнитить
 в др. направлении

цилиндрич.ск.
 магн. домены

линии "0" и "1"

Для счит-я необх. переме-
 щение доменов:



Видно, что домен перемещается. Поместим это во вращающееся поле. Домены перемещ-ся со скоростью вращ-я магн. поля.


Оптические ЗУ.

В 1000 раз выше скорость, чем на электр-х ЗУ.





Гранич. усл-е потока на вых., если они в фазе и гасится, если в противофазе.

Надо найти материал, меняющ. коэф-т преломл-я завис-ти от свет. потока. антимагнит индия



2 уст-х сост-я


Эти кривые при опр усл-ии скрещ-ся



Меняя усл дсп. луча,
 происх. изм-е выхода \Rightarrow
 \Rightarrow усл-м.


Кристалл м. выполнять лог. ф-ии.

Транспарент - транзр, управляемый фазой




Кристалл - м. исполь-
 зовать как ЭЛ-Т память.

Постоянные ЗУ
 Время записи значительно больше, чем время считывания. Служат
 чтобы хранить неизменяющуюся. Для хран. таблиц в пром. самей пром.




Отличие в том, что нет устр-в для записи.

Классиф-я ПЗУ




Матричные ПЗУ, общ. схема:



- 1 либо есть связь, либо нет.
- 0 Подается сигнал А на одну цепь
- 1 А сбоку будет код в зависи-ти от замыкания на линии.

Резистивные ПЗУ



- 1 Первоначально кажд. узел имеет резистор. Далее наносится маска и с помощью лазера эти рез-ры испаряются.
- 0 Сигнал и. пойти куда угодно.

Недостаток: В делается маленькими, чтоб на нем было меньше падение напряж-я по сравнению с рабочими.

Емкостные ПЗУ






схема работает на переменном токе, за счет паразитн. емкостей помеха идет. С целью уменьшения помехи используется схема паразитного типа:




Если есть сигнал, то работает верхняя horiz. цепь. На выходе, либо положительн., либо отрицательн. импульс. Нельзя ещ-ти как угодно.

Индуктивные ПЗУ




одна вертикал. цепь - слово
Т.к. есть разрыв, то ток пойдет в обход.
В проводе U_c будет наводиться ЭДС.
Если разрыв в др. месте, то направление
противоположное.
 \Rightarrow др. знак ЭДС.

Вихревые токи




Подается адресн. перемещ. ток.
Наводит в рамке магн. индукцию,
кот. тоже явл. переменной.
В этих способах изменить И во время
работы нельзя, один раз наносится
маской.
Неустойчива к вибрациям, т.к. механика.

Масочные ЗУ - программируются на заводе-изготовителе



С помощью лазера перемычка испаряется, связь
рвется.




С помощью высокого тока пробивается диод \Rightarrow связь есть.

Программируемые ЗУ - программируются пользователем


К логеру поступает заготовка и он сам делает.

Репрограммируемые ЗУ - позволяют изменить И.




Глав. затвор изолирован от всех выходов.
Затвор м.б. заранее отриц. поман \Rightarrow р-транз.
проводит. Отсутствие заряда - транз-р не проводит.

Организация ПЗУ




По A1 возбуждается одна из
линий.
Если есть связь, то сигнал посту-
пает на MUX и выбирается одна
из цепей.



Управление

По $A1$ отбирается значение DC



$C 2,5-D$

$1p$

np

$A2$

1 разряд

n -й разряд

BK